3nm、2nm 半導体プロセスが実寸法を表していない理由 | サイエンス リポート | TELESCOPE magazine | 東京エレクトロン
「半導体は微細化が進み、今や2ナノメートル（nm）の開発を目指す」、「2nmの次は、18オングストローム（Å）」と言う声が聞こえる。一方で、「もはやムーアの法則は行き詰まってきた」、「ムーアの法則は、もう死んだ」、という声も聞こえる。ムーアの法則は続いているのか、それとも死んだのか、どちらが正しいのだろう。そして2nm…
スマートフォンの性能を語るとき、3nmや2nmという数字が出てきます。nmはナノメートル、1mmの100万分の1の長さです。
ところがこの数は、チップのどこかを測った長さではありません。長さでないなら、世代が進むたびに何が小さくなっているのでしょうか。
この記事の引用と数値は、東京エレクトロンの「3nm、2nm 半導体プロセスが実寸法を表していない理由」によります。2023年11月9日公開、執筆は津田建二氏です。
最初は、電子が走る距離を縮めていた
トランジスタは、電気の流れを入れたり切ったりする部品です。昔の「〇〇nm」は、その中で電子が走る区間、ゲート長の長さでした。この区間が短いほど電子は早く渡りきれるので、縮めるほど速くなります。
ただし短くしすぎると、切ったはずの電流が漏れ出して電力を食います。そこで縮める対象は、配線の幅とすき間を足したメタルピッチへ移りました。ここまではまだ、名前の数と測れる長さが対応していました。
トランジスタを立てると、同じ働きが狭い面積に収まる
22nmのころから、スイッチの形が変わります。平らな構造から、FinFETと呼ぶ立体の構造になりました。
平らな構造では、電流はチップの表面に沿って流れます。一方FinFETでは、表面から垂直に立てた薄い壁（フィン）に沿って流れます。流れる道を縦に取るので、上から見た面積が小さくて済むわけです。
ここから、呼び名の数と実際の寸法が離れ始めました。線の細さではなく、面積の減らし方で進むようになったからです。
線を細くせず、重ねて面積を減らす
こうした進め方を、東京エレクトロンの解説はエリアスケーリングと呼んでいます。それまでの、線の幅とすき間を縮める進め方はリニアスケーリングでした。
たとえばスルーホールと呼ぶ穴は、以前は横に走る配線とは別の場所に置いていました。それを配線の上に重ねて置けば、穴のぶんの場所が要らなくなるわけです。また1つのトランジスタに使うフィンを3本から2本、1本へ減らしても面積は縮みました。
つまり線の幅は同じでも、並べ方を変えれば1mm²に入る部品の数は増えます。ただしフィンは1本より減らせないので、この方法にも限りがありました。
だから世代は、1mm²あたりの数で比べる
そこで今は、呼び名の数よりも1mm²あたりの個数が世代を表しています。解説に載っている値を並べると、呼び名とのずれがよく分かります。
| プロセス | 1mm²あたりのトランジスタ数 |
|---|---|
| Intel 10nm | 1億個 |
| TSMC 7nm | 9,120万個 |
| Intel 4 | 2億個 |
| TSMC 5/4nm | 1.71億個 |
呼び名は10と7で離れていても、中身の密度は約1割しか違いません。そして密度そのものは、2年で2倍というムーアの法則に沿って伸びてきたと解説は述べています。
まとめ
- 昔の「〇〇nm」は、電子が走るゲート長、のちに配線のメタルピッチの長さだった
- 22nmの世代でFinFETが入り、電流を縦に流して面積を減らすようになった
- 穴を配線の上に重ねる、フィンを減らすなど、並べ方で面積を減らす進め方をエリアスケーリングと呼ぶ
- だから寸法が縮まなくても、1mm²あたりのトランジスタ数は増え続けている
- Intel 10nmとTSMC 7nmは、密度がほぼ同じ
世代が進むたびに小さくなっているのは、線の幅ではなく、トランジスタ1個が占める面積でした。nmの数は、その密度が昔の何nmに当たるかを表す世代名として残っています。
